Memória de acesso aleatório

 Nota: Para outros significados, veja RAM (desambigua��o).

Diferentes tipos de RAM. A partir do alto: DIP, SIPP, SIMM 30 pin, SIMM 72 pin, DIMM (168-pin), DDR DIMM (184-pin)

A mem�ria de acesso rand�mico^(pt-BR) ou de acesso aleat�rio^(pt-PT?) (do ingl�s Random Access Memory, conhecido pela abreviatura RAM), tamb�m chamado de mem�ria vol�til de leitura e escrita, � uma mem�ria tempor�ria computacional de acesso r�pido; ou seja, � um local de armazenamento tempor�rio de informa��es digitais usada pelo processador para armazenar informa��es temporariamente e que possui um acesso feito de forma aleat�ria mais r�pido que ao HD, DVD, pendrive (permite a r�pida leitura e escrita de informa��es), utilizada como mem�ria prim�ria em sistemas eletr�nicos digitais. O termo acesso aleat�rio permite acessar qualquer informa��o armazenada em qualquer momento.

A RAM � um componente essencial v�rios tipos de dispositivos, como: computador pessoal, computador servidor, smartphone, pois � onde basicamente ficam armazenados os programas b�sicos operacionais. Por mais que exista espa�o de armazenamento dispon�vel, na forma de um HDD, SSD ou mem�ria flash, � sempre necess�ria uma certa quantidade de RAM.

O termo acesso aleat�rio identifica a capacidade de se ter acesso a qualquer posi��o e em qualquer momento, por oposi��o ao acesso sequencial imposto por alguns dispositivos de armazenamento, como fitas magn�ticas. O nome n�o � verdadeiramente apropriado, j� que outros tipos de mem�ria (como a ROM) tamb�m permitem o acesso aleat�rio a seu conte�do. O nome mais apropriado seria: Mem�ria de Leitura e Escrita, que est� expressa na programa��o computacional.

Apesar do conceito de mem�ria operacional de acesso aleat�rio ser bastante amplo, atualmente o termo � usado apenas para definir um dispositivo eletr�nico que o implementa, uma vez que atualmente essa mem�ria se encontra espalhada dentro do pr�prio sistema dos atuais computadores (sistema por assim dizer "nervoso" do computador, como o humano), basicamente um tipo espec�fico de chip. Nesse caso, tamb�m fica impl�cito que � uma mem�ria vol�til, todo o seu conte�do � perdido quando a alimenta��o da mem�ria � desligada. A mem�ria principal de um computador baseado na Arquitetura de Von-Neumann � constitu�da por RAM. � nesta mem�ria que s�o carregados os programas em execu��o e os respectivos dados do utilizador. Uma vez que se trata de mem�ria vol�til, os seus dados s�o perdidos quando o computador � desligado. Para evitar perdas de dados, � necess�rio salvar a informa��o para suporte n�o vol�til, como o disco r�gido.

� usada pelo processador para armazenar os arquivos e programas que est�o sendo processados. A quantidade de RAM dispon�vel tem um grande efeito sobre o desempenho, j� que sem uma quantidade suficiente dela o sistema passa a usar mem�ria virtual, que � lenta. A principal caracter�stica da RAM � que ela � vol�til, ou seja, os dados se perdem ao reiniciar o computador. Ao ligar � necess�rio refazer todo o processo de carregamento, em que o sistema operacional e aplicativos usados s�o transferidos do HD para a mem�ria, onde podem ser executados pelo processador.

Os chips de mem�ria s�o vendidos na forma de pentes de mem�ria. Existem pentes de v�rias capacidades, e normalmente as placas possuem dois ou tr�s encaixes dispon�veis. H� como instalar um pente de 1 GB junto com o de 512 MB que veio no micro para ter um total de 1 536 MB, por exemplo.

DRAM e SRAM

DRAM: modelo de mem�ria RAM chamada "mem�ria din�mica de acesso remoto" (do ingl�s Dynamic Random Acess Memory). � din�mica pois usa a atualiza��o constante para manter os dados ativos (usa refresh).

SRAM: modelo de mem�ria RAM chamada "mem�ria est�tica de acesso aleat�rio" (do ingl�s Static Random Acess Memory). Um modelo que n�o usa a atualiza��o constante ativar os dados (n�o usa refresh), tornando-se muito mais r�pida que a DRAM.

Hist�ria

Chip de 1 Megabit U61000D - Um dos �ltimos modelos desenvolvidos pela VEB Carl Zeiss Jena em 1989.

Os primeiros computadores usavam rel�s, contadores mec�nicos ou linhas de atraso para fun��es de mem�ria principal. As linhas de atraso ultrass�nicas eram dispositivos seriais que s� podiam reproduzir dados na ordem em que foram gravados. A mem�ria do tambor poderia ser expandida a um custo relativamente baixo, mas a recupera��o eficiente de itens de mem�ria exigia conhecimento do layout f�sico do tambor para otimizar a velocidade. Travas constru�das a partir de triodos de tubo de v�cuo e, mais tarde, de transistores discretos, foram usadas para mem�rias menores e mais r�pidas, como registradores. Esses registros eram relativamente grandes e muito caros para usar em grandes quantidades de dados; geralmente apenas algumas dezenas ou poucas centenas de bits dessa mem�ria podem ser fornecidos.

A primeira forma pr�tica de mem�ria de acesso aleat�rio foi o tubo de Williams a partir de 1947. Ele armazenava dados como pontos eletricamente carregados na face de um tubo de raios cat�dicos. Como o feixe de el�trons do CRT podia ler e escrever os pontos no tubo em qualquer ordem, a mem�ria era de acesso aleat�rio. A capacidade do tubo Williams era de algumas centenas a cerca de mil bits, mas era muito menor, mais r�pido e mais eficiente em termos de energia do que usar travas individuais de tubo de v�cuo. Desenvolvido na Universidade de Manchester, na Inglaterra, o tubo Williams forneceu o meio no qual o primeiro programa armazenado eletronicamente foi implementado no computador Manchester Baby, que primeiro executou um programa com sucesso em 21 de junho de 1948. sendo projetado para o beb�, o beb� foi um teste para demonstrar a confiabilidade da mem�ria.

A mem�ria de n�cleo magn�tico foi inventada em 1947 e desenvolvida at� meados da d�cada de 1970. Tornou-se uma forma difundida de mem�ria de acesso aleat�rio, contando com uma matriz de an�is magnetizados. Alterando o sentido da magnetiza��o de cada anel, os dados podem ser armazenados com um bit armazenado por anel. Como cada anel tinha uma combina��o de fios de endere�o para selecion�-lo e l�-lo ou escrev�-lo, o acesso a qualquer local de mem�ria em qualquer sequ�ncia era poss�vel. A mem�ria de n�cleo magn�tico era a forma padr�o de sistema de mem�ria de computador at� ser substitu�da pela mem�ria semicondutora de estado s�lido MOS (metal-�xido-sil�cio) em circuitos integrados (ICs) durante o in�cio da d�cada de 1970.

Antes do desenvolvimento de circuitos integrados de mem�ria somente leitura (ROM), a mem�ria de acesso aleat�rio permanente (ou somente leitura) era frequentemente constru�da usando matrizes de diodo acionadas por decodificadores de endere�o ou planos de mem�ria de corda de n�cleo especialmente enrolados.

A mem�ria de semicondutores come�ou na d�cada de 1960 com a mem�ria bipolar, que usava transistores bipolares. Embora melhorasse o desempenho, n�o poderia competir com o pre�o mais baixo da mem�ria de n�cleo magn�tico.

Tipos

Exemplo de mem�ria grav�vel de acesso aleat�rio vol�til: M�dulos Synchronous Dynamic RAM, usada principalmente como mem�ria principal em computadores pessoais, workstations e servidores.

Existem basicamente dois tipos de mem�ria de acesso aleat�rio em uso: SDR e DDR. As SDRs s�o o tipo tradicional, onde o controlador de mem�ria realiza apenas uma leitura por ciclo, enquanto as DDR s�o mais r�pidas, pois fazem duas leituras por ciclo. O desempenho n�o chega a dobrar, pois o acesso inicial continua demorando o mesmo tempo, mas melhora bastante. Os pentes de mem�ria SDR s�o usados em micros antigos: Pentium II e Pentium III e os primeiros Athlons e Durons soquete A. Por n�o serem mais fabricados, eles s�o atualmente muito mais raros e caros que os DDR, algo semelhante ao que aconteceu com os antigos pentes de 72 vias, usados na �poca do Pentium 1.

� f�cil diferenciar os pentes SDR e DDR, pois os SDR possuem dois chanfros e os DDR apenas um. Essa diferen�a faz com que tamb�m n�o seja poss�vel trocar as bolas, encaixando por engano um pente DDR numa placa-m�e que use SDR e vice-versa. Mais recentemente, tem acontecido a uma nova migra��o, com a introdu��o dos pentes de mem�ria DDR2. Neles, o barramento de acesso � mem�ria trabalha ao dobro da frequ�ncia dos chips de mem�ria propriamente ditos. Isso permite que sejam realizadas duas opera��es de leitura por ciclo, acessando dois endere�os diferentes. Como a capacidade de realizar duas transfer�ncias por ciclo introduzida nas mem�rias DDR foi preservada, as mem�rias DDR2 s�o capazes de realizar um total de 4 opera��es de leitura por ciclo, uma marca impressionante. Existem ainda alguns ganhos secund�rios, como o menor consumo el�trico, �til em notebooks.

Os pentes de mem�ria DDR2 s�o incompat�veis com as placas-m�e antigas. Eles possuem um n�mero maior de contatos (um total de 240, contra 184 dos pentes DDR), e o chanfro central � posicionado de forma diferente, de forma que n�o seja poss�vel instal�-los nas placas antigas por engano. Muitos pentes s�o vendidos com um dissipador met�lico, que ajuda na dissipa��o do calor e permite que os m�dulos operem a frequ�ncias mais altas.

Os pentes de mem�ria DDR3 tem o dobro de taxa de transfer�ncia se comparado ao DDR2. A tensão caiu de 1,8V da memória DDR2 para 1,5 V para a DDR3

O tipo DDR3 tem a mesma percepção da DDR2, com melhorias na qual dobra a quantidade de operações por vez em relação ao padrão anterior, ou seja, realiza 8 procedimentos de leitura ou gravação a cada ciclo de clock, quatro no início deste e outros quatro no final.

Geralmente são encontradas com chips que utilizam encapsulamento CSP (Chip Scale Package) com encaixes FBGA (Fine pitch Ball Grid Array), cuja principal característica é o fato de os terminais do chip serem pequenas soldas. A vantagem disso é que o sinal elétrico flui mais facilmente e há menos chances de danos físicos.

Capacidade e Velocidade

A capacidade de uma memória é medida em Bytes, Kilobyte (1 KB = 1 024 ou 2¹⁰ Bytes), Megabyte (1 MB = 1 024 KB ou 2²⁰ Bytes), Gigabyte (1 GB = 1 024 MB ou 2³⁰ Bytes) e Terabyte (1 TB = 1 024 GB ou 2 ⁴⁰ Bytes).

A velocidade de funcionamento de uma memória é medida em Hz ou MHz. Este valor está relacionado com a quantidade de blocos de dados que podem ser transferidos durante um segundo. Existem no entanto algumas RAMs que podem efetuar duas transferências de dados no mesmo ciclo de clock, duplicando a taxa de transferência de informação para a mesma frequência de trabalho. Além disso, a colocação das memórias em paralelo (propriedade da arquitetura de certos sistemas) permite multiplicar a velocidade aparente da memória.

Memória cache

Top LR, DDR2 com dissipador de calor, DDR2 sem dissipador de calor, Laptop DDR2, DDR, DDR Laptop

De qualquer forma, apesar de toda a evolução, a RAM continua sendo muito mais lenta que o processador. Para atenuar a diferença, são usados dois níveis de memória do tipo cache, incluídos no próprio processador: o cache L1 e o cache L2. O cache L1 é extremamente rápido, trabalhando próximo à frequência nativa do processador. Na verdade, os dois trabalham na mesma frequência, mas são necessários alguns ciclos de clock para que a informação armazenada no L1 chegue até as unidades de processamento. No caso do Pentium 4, chega-se ao extremo de armazenar instruções já decodificadas no L1: elas ocupam mais espaço, mas eliminam este tempo inicial. De uma forma geral, quanto mais rápido o cache, mais espaço ele ocupa e menos é possível incluir no processador. É por isso que o Pentium 4 inclui apenas um total de 20 KB desse cache L1 ultrarrápido, contra os 128 KB do cache um pouco mais lento usado no Sempron.

Em seguida vem o cache L2, que é um pouco mais lento tanto em termos de tempo de acesso (o tempo necessário para iniciar a transferência) quanto em largura de banda, mas é bem mais econômico em termos de transistores, permitindo que seja usado em maior quantidade. O volume de cache L2 usado varia muito de acordo com o processador. Enquanto a maior parte dos modelos do Sempron utilizam apenas 256 KB, os modelos mais caros do Core 2 Duo possuem 4 MB completos.

Paridade de memória

É um método criado para correção de erros de memória. É o método mais antigo, e somente identifica erros, não os corrige, e consiste na adição de um bit de controle no final de cada byte de memória.

A operação de checagem dos dados na paridade é bem simples: são contados o número de bits “1” de cada byte. Se o número for par, o bit de paridade assume um valor “0” e caso seja ímpar, 9º bit assume um valor “1”. Quando requisitados pelo processador, os dados são checados pelo circuito de paridade que verifica se o número de bits “1” corresponde ao depositado no 9º bit. Caso seja constatada alteração nos dados, ele envia ao processador uma mensagem de erro.

O método não é totalmente eficaz, pois não é capaz de detectar a alteração de um número de bits que mantenha a paridade. Se dois bits zero retornassem alterados para bits um, o circuito de paridade não notaria a alteração nos dados. Felizmente, a possibilidade de alteração de dois ou mais bits ao mesmo tempo é remota.

O uso da paridade não torna o computador mais lento, pois os circuitos responsáveis pela checagem dos dados são independentes do restante do sistema. Seu único efeito colateral, é o encarecimento das memórias, que ao invés de 8 bits por byte, passam a ter 9, tornando-se cerca de 12 a 60% mais caras.

Dispositivo ECC-(Error Correct Code) - Código de correção de erros. Código de detecção no qual uma combinação de pulsos proibitiva pelo acréscimo ou perda de 1 bit indica qual bit esta errado.

Além do custo, a paridade não permite corrigir os erros, apenas identificá-los, o que diminui sua utilidade prática. O aumento do bom nível de confiabilidade dos novos módulos de memórias fez com que as memórias com paridade caíssem em desuso.

Ver também

• Memória de ferrite
• Memória do computador

Bibliografia

• Daniel Saraiva, J.E. MEMÓRIA ARTIFICIAL Editora Biblioteca da Universidade de oxford, 2000.

Ligações externas

• «As diferentes tecnologias de RAM» 
• «Guia da RAM» 
• «Microsoft Windows Memory Diagnostic» (em inglês)